# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-288457

(43)Date of publication of application: 31,10,1995

(51)Int.Cl.

HO3K 17/693 G11C 11/418 HO3K 17/04

(21)Application number: 07-038218

: 07-038218 27.02.1995 (71)Applicant:

TOSHIBA CORP

(72)Inventor:

OSAWA TAKASHI

(30)Priority

(22)Date of filing:

Priority number: 06 28593

Priority date: 25.02.1994

Priority country: JP


#### (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To provide a semiconductor integrated circuit device which can fast select

even a large number of data.

CONSTITUTION: This semiconductor integrated circuit device is provided with a data selection circuit 100 which is connected to a 1st power terminal VDD, a precharge circuit 200 which is connected to a 2nd power terminal GND and recieves a precharge signal, and a wiring 1 which is connected to a common connection point X between both circuits 100 and 200. The circuit 100 includes at least the 1st and 2nd data transfer circuits 102–1 and 102–2. Thus a 1st input data signal A and a 1st selection signal Ba are inputted to the circuit 102–1, and a 2nd input data signal B and a 2nd selection signal Bb are inputted to the circuit 102–2 respectively.



# LEGAL STATUS

[Date of request for examination]

22.10.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]

3321329

21.06.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

# (12) 特 許 公 報 (B2)

(11)特許番号

特許第3321329号 (P3321329)

(45)発行日 平成14年9月3日(2002.9.3)

(24)登録日 平成14年6月21日(2002.6.21)

(51) Int.Cl.7

做別記号

HO3K 17/693 17/04 FI

H03K 17/693

17/04

A E

請求項の数23(全 27 頁)

(21)出風番号

特膜平7-38218

(22)出庭日

平成7年2月27日(1995.2.27)

(65)公開番号

特開平7-288457

(43)公廟日

平成7年10月31日(1995.10.31)

容查請求日

平成11年10月22日(1999.10.22)

(31) 優先権主張番号 特願平6-28593

(32) 優先日 平

平成6年2月25日(1994.2.25)

(33)優先機主張因 日本(JP)

(73)特許權者 000003078

株式会社東芝

東京都港区芝油一丁目1番1号

(72)発明者 大沢 隆

神奈川県川崎市幸区小向東芝町 1 番地

株式会社東芝研究開発センター内

(74)代理人 100058479

弁理士 鈴江 武彦

審查官 宮島 郁美

(56)参考文献

特別 昭62-86598 (JP, A)

特別 昭60-55458 (JP, A)

(68) 調査した分野(Int.CL<sup>7</sup> , DB名)

H03K 17/00 - 17/70

## (54) 【発明の名称】 半導体単積回路装置

1

#### (57) 【特許請求の範囲】

【請求項1】 第1、第2の電源端子と前記第1の電源端子に接続された、第1の入力データ信号および第1の選択信号が入力される第1のデータ伝達回路、並びに第2の入力データ信号および第2の選択信号が入力される第2のデータ伝達回路を少なくとも含むデータ選択回路と、

前記第2の電源端子に接続された、プリチャージ信号が 入力されるプリチャージ回路と、

前記データ選択回路と前記プリチャージ回路との共通ノ 10 入力されるプリチャージ回路と、 ードに接続された配線と<u>を具備し、</u> 前記データ選択回路と前記プリチャージ回路と、

前記第1の選択信号の電位を前記第1のデータ伝達回路 に第1のレベルとして入力し、前記第2の選択信号の電位を前記第2のデータ伝達回路に前記第1のレベルと異なる第2のレベルとして入力し、前記第1、第2の入力 2

<u>データ信号のいずれか一方のデータ信号を前記共通ノー</u> <u>ドに伝える</u>ことを特徴とする半導体集額回路装置。

【請求項2】 第1、第2の電源端子と前記第1の電源 端子に接続された、第1の入力データ信号および第1の 選択信号が入力される第1のデータ伝達回路、並びに第 2の入力データ信号および第2の選択信号が入力される 第2のデータ伝達回路を少なくとも含むデータ選択回路 と、

前記第2の電源端子に接続された、プリチャージ信号が 入力されるプリチャージ回路と

前記データ選択回路と前記プリチャージ回路との共通ノードに接続された配線とを具備し、

前記第1、第2の選択信号の電位を前記第1、第2のデータ伝達回路に同一レベルとして入力し、前記第1、第2の入力データ信号の論理和を前記共通ノードに伝える

3

ことを特徴とする半導体集和回路装置。

【請求項3】 第1、第2の電源端子と前記第1の電源端子に接続された、第1の入力データ信号および第1の選択信号が入力される第1のデータ伝達回路、並びに第2の入力データ信号および第2の選択信号が入力される第2のデータ伝達回路を少なくとも含むデータ選択回路と

前記第2の電源端子に接続された、プリチャージ信号が 入力されるプリチャージ回路と、

前記データ選択回路と前記プリチャージ回路との共通ノ 10 ードに接続された配線とを具備し、

前記第1、第2のデータ伝達回路が、前記第1、第2の 選択信号に基いて、前記第1、第2の入力データ信号を 前記共通ノードに伝えた後、前記プリチャージ回路により、前記共通ノードをプリチャージすることを特徴とする半導体集積回路装置。

【請求項4】 前記第1のデータ伝達回路に前記第1の選択信号の電位を第1のレベルとして入力し、前記第2のデータ伝達回路に前記第2の選択信号の電位を前記第1のレベルと異なる第2のレベルとして入力し、前記第20入力データ信号のいずれか一方のデータ信号を前記共通ノードに伝えることを特徴とする<u>請求項3</u>に記載の半導体集和回路装置。

【請求項5】 前記第1、第2のデータ伝達回路に前記第1、第2の選択信号の電位を同一レベルとして入力し、前記第1、第2の入力データ信号の論理和を前記共通ノードに伝えることを特徴とする<u>請求項3</u>に記載の半導体集稅回路装置。

【請求項6】 前記第1のデータ伝達回路は、前記第1の入力データ信号をゲートに受ける第1の絶縁ゲート型 30 FETと、前記第1の選択信号をゲートに受け、前記第1の絶縁ゲート型FETと直列に接続される第2の絶縁ゲート型FETとを含み、

前記第2のデータ伝達回路は、前記第2の入力データ信号をゲートに受ける第3の絶縁ゲート型FETと、前記第2の選択信号をゲートに受け、前記第3の絶縁ゲート型FETと直列に接続される第4の絶縁ゲート型FETとを含むことを特徴とする<u>請求項1乃至請求項5いずれか一項</u>に記載の半導体集和回路装置。

【請求項7】 前記第1の絶縁ゲート型FET、前記第2の絶縁ゲート型FET、前記第3の絶縁ゲート型FET、前記第4の絶縁ゲート型FETはそれぞれ、Pチャネル型であることを特徴とする<u>趙求項6</u>に記載の半導体集積回路装置。

【請求項8】 第1、第2の電源端子と前記第1の電源端子に接続された、第1の入力データ信号および第1の選択信号が入力される第1のデータ伝達回路、並びに第2の入力データ信号および第2の選択信号が入力される第2のデータ伝達回路を少なくとも含むデータ選択回路と、

前記第2の電源端子に接続された、プリチャージ信号が

前記データ選択回路と前記プリチャージ回路との共通ノードに接続された配線と<u>を具備し、</u>

入力されるプリチャージ回路と、

前記第1のデータ伝達回路は、前記第1の入力データ信号および前記第1の選択信号が入力される第1の選択用ゲート回路と、この第1の選択用ゲート回路の出力をゲートに受ける第1の絶縁ゲート型FETとを含み、

前記第2のデータ伝達回路は、前記第2の入力データ信号および前記第2の選択信号が入力される第2の選択用ゲート回路と、この第2の選択用ゲート回路の出力をゲートに受ける第2の絶縁ゲート型FETとを含むことを特徴とする半導体集積回路装置。

【請求項9】 前記第1の選択用ゲート回路は、前記第1の選択信号に基いて、前記第1の入力データ信号を第1の絶縁ゲート型FETのゲートに伝え、

前記第2の選択用ゲート回路は、前記第1の選択信号に基いて、前記第2の入力データ信号を第2の絶縁ゲート型FETのゲートに伝えることを特徴とする<u>請求項8</u>に記載の半導体集積回路装置。

【請求項10】 前記第1、第2の絶縁ゲート型FETは、ゲートに伝えられた前記第1、第2の入力データ信号を、前記共通ノードに伝えることを特徴とする<u>請求項</u>9に記載の半導体集積回路装置。

【請求項11】 前記第1の選択信号の電位を前記第1 の選択用ゲート回路に第1のレベルとして入力し、前記 第2の選択信号の電位を前記第2の選択用ゲート回路に 前記第1のレベルと異なる第2のレベルとして入力し、 前記第1、第2の入力データ信号のいずれか一方のデー タ信号を、前記共通ノードに伝えることを特徴とする<u>額</u> 求項10に記載の半導体集箱回路装置。

【請求項12】 <u>前記第1、第2の選択信号の電位を前記第1、第2の選択用ゲート回路に</u>同一レベルとして入力し、前記第1、第2の入力データ信号の論理和を前記共通ノードに伝えることを特徴とする<u>請求項10</u>に記載の半導体集積回路装置。

型FETと直列に接続される第4の絶縁ゲート型FET 【請求項13】 前記第1、第2の入力データ信号を、 比を含むことを特徴とする<u>請求項1乃至請求項5いずれ</u> 前記共通ノードに伝えた後、前記ブリチャージ回路によ <u>か一項</u>に記載の半導体集積回路装置。 り、前記共通ノードをプリチャージすることを特徴とす 【請求項7】 前記第1の絶縁ゲート型FET、前記第 40 る<u>請求項10乃至請求項12いずれか一項</u>に記載の半導 2の絶縁ゲート型FET、前記第3の絶縁ゲート型FE 体集積回路装置。

【請求項14】 前記第1の絶縁ゲート型FET、前記第2の絶縁ゲート型FETはそれぞれ、Pチャネル型であることを特徴とする<u>請求項8乃至請求項13</u>いずれか一項に記載の半導体集稅回路装置。

【請求項15】 前記共通ノードに接続された、この共通ノードの電位を、所定の電位に固定する電位固定回路をさらに其備することを特徴とする<u>間求項1乃至請求項</u> <u>14</u>いずれか一項に記載の半導体集削回路装置。

0 【請求項16】 前記電位固定回路は、ラッチ回路であ

4

5

ることを特徴とする<u>請求項15</u>に記載の半導体集積回路 装置。

【請求項17】 活性期間の間、前記第1、第2のデータ伝達回路はそれぞれ前記第1、第2の選択信号により選択され、前記第1、第2の選択信号の初期電位レベル選移は<u>それぞれ</u>、前記第1、第2の入力データ信号の初期電位レベル選移以前<u>に始</u>まることを特徴とする請求項1乃至請求項16いずれか一項に記載の半導体集積回路装置。

【請求項18】 入力バッファと、 出力バッファと、

複数のメモリセルを含むメモリセルアレイと、

前記出力バッファに接続されたリード用マルチプレクサおよび前記入力バッファに接続されたライト用マルチプレクサとを含むマルチプレクサと、

前記メモリセルアレイと前記マルチプレクサとを電気的 に接続する複数のリードライトデータ線と、

前記メモリセルアレイと前記マルチプレクサとを電気的 に接続する前記リードライトデータ線と対をなす複数の 反転リードライトデータ線と、

複数のマルチプレクス信号を発生するマルチプレクス信号生回路とを具備することを特徴とする半導体集積回路 装置。

【請求項19】 前記リード用マルチプレクサは、第1 のマルチプレクス回路と、第2のマルチプレクス回路と を含み、

前記第1のマルチプレクス回路は、

第1の電源端子に接続された、第1のリードライトデータ線の入力データ信号および第1のマルチプレクス信号が入力される第1のデータ伝達回路、並びに第2のリー 30ドライトデータ線の入力データ信号および第2のマルチプレクス信号が入力される第2のデータ伝達回路を少なくとも含む第1のデータ選択回路と、第2の電源端子に接続された、プリチャージ信号が入力される第1のプリチャージ回路と、前記第1のデータ選択回路と前記第1のプリチャージ回路との共通ノードに接続された第1の配線とを含み、

前記第2のマルチプレクス回路は、

前記第1の電源端子に接続された、第1の反転リードライトデータ線の入力データ信号および前記第1のマルチ 40プレクス信号が入力される第3のデータ伝達回路、並びに第2の反転リードライトデータ線の入力データ信号および前記第2のマルチブレクス信号が入力される第4のデータ伝達回路を少なくとも含む第2のデータ選択回路と、前記第2の電源端子に接続された、前記プリチャージ信号が入力される第2のプリチャージ回路と、前記第2のデータ選択回路と前記第2のプリチャージ回路との共通ノードに接続された第2の配線とを含むことを特徴とする趙求項18に記載の半導体集制回路装置。

【請求項20】 入力パッファと、

出力パッファと、

複数のメモリセルを含むメモリセルアレイと、

前記出力バッファに接続されたリード用マルチプレクサおよび前記入力バッファに接続されたライト用マルチプレクサとを含むマルチプレクサと、

前記メモリセルアレイと前記マルチプレクサとを電気的 に接続する複数のリードライトデータ線と、

前記メモリセルアレイと前記マルチプレクサとを電気的 に接続する前記リードライトデータ線と対をなす複数の 10 反転リードライトデータ線と、

複数のマルチプレクス信号を発生するマルチプレクス信号生回路と、

出力バッファとリード用マルチプレクサとを接続する配 線に接続されたテスト回路とを具備することを特徴とす る半導体集積回路装置。

【請求項21】 前記リード用マルチプレクサは、第1 のマルチプレクス回路と、第2のマルチプレクス回路と を含み、

前記第1のマルチプレクス回路は、

20 第1の電源端子に接続された、第1のリードライトデータ線の入力データ信号および第1のマルチプレクス信号が入力される第1のデータ伝達回路、並びに第2のリードライトデータ線の入力データ信号および第2のマルチプレクス信号が入力される第2のデータ伝達回路を少なくとも含む第1のデータ選択回路と、第2の電源端子に接続された、プリチャージ信号が入力される第1のプリチャージ回路と、前記第1のデータ選択回路と前記第1のプリチャージ回路との共通ノードに接続された第1の配線とを含み、

0 前記第2のマルチプレクス回路は、

前記第1の電源端子に接続された、第1の反転リードライトデータ線の入力データ信号および前記第1のマルチプレクス信号が入力される第3のデータ伝達回路、並びに第2の反転リードライトデータ線の入力データ信号および前記第2のマルチプレクス信号が入力される第4のデータ伝達回路を少なくとも含む第2のデータ選択回路と、前記第2の電源端子に接続された、前記プリチャージ信号が入力される第2のプリチャージ回路と、前記第2のデータ選択回路と前記第2のプリチャージ回路との共通ノードに接続された第2の配線とを含むことを特徴とする讃求項20に記載の半導体集和回路装置。

【請求項22】 ソース/ドレインの一方が第1の<u>電源</u> <u>電位に接続され</u>、第1の入力データ信号をゲートに受け る第1の絶縁ゲート型FETと、

ソース/ドレインの一方が前記第1の絶縁ゲート型FETのソース/ドレインの一方に接続され、ソース/ドレインの他方が前記第1の絶縁ゲート型FETのソース/ドレインの他方に接続され、第2の入力データ信号をゲートに受ける第2の絶縁ゲート型FETと、

50 前記第1の絶縁ゲート型FETのソース/ドレインの他

6

方、および前記第2の絶縁ゲート型FETのソース/ド レインの他方に接続された配線と、

プリチャージ信号に応じて、前記第1の<u>電源</u>電位とは異 なる第2の電位を前記配線に供給し、前記配線をプリチ ャージする第3の絶縁ゲート型FETとを具備すること を特徴とする半導体集積回路装置。

【請求項23】 ソース/ドレインの一方<u>が</u>第1の<u>電源</u> **運位に接続され、第1の入力データ信号をゲートに受け** る第1の絶縁ゲート型FETと、

ソース/ドレインの一方が前記第1の絶縁ゲート型FE 10 <u>Tのソース/ドレインの一方に接続され、ソース/ドレ</u> インの他方が前記第1の絶縁ゲート型FETのソース/ <u>ドレインの他方に接続され、</u>第2の入力データ信号をゲ ートに受ける第2の絶縁ゲート型FETと、

ソース/ドレインの一方が前記第1の電源電位に接続さ <u>れ、前記</u>第1の入力データ信号に相補な第3の入力デー タ信号をゲートに受ける第3の絶縁ゲート型FETと、 ソース/ドレインの一方が前記第3の絶縁ゲート型FE Tのソース/ドレインの一方に接続され、ソース/ドレ <u>インの他方が前記第3の絶縁ゲート型FFTのソース/</u> 20 ドレインの他方に接続され、前記第2の入力データ信号 に相補な第4の入力データ信号をゲートに受ける第4の 絶縁ゲート型FETと、

前記第1の絶縁ゲート型FETのソース/ドレインの他 方、および前記第2の絶縁ゲート型FETのソース/ド レインの他方に接続された第1の配線と、

前記第3の絶縁ゲート型FETのソース/ドレインの他 方、および前記第4の絶縁ゲート型FETのソース/ド レインの他方に接続された第2の配線と、

なる第2の電位を前記第1の配線に供給し、前記第1の 配線をプリチャージする第5の絶縁ゲート型FETと、 前記プリチャージ信号に応じて、前記第2の電位を前記 第2の配線に供給し、前記第2の配線をプリチャージす る第6の絶縁ゲート型FETとを具備することを特徴と する半導体集積回路装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体集積回路装置 に係わり、特に複数本の信号線を一つの信号線に纏め る、半導体集積回路装置に関する。

[0002]

【従来の技術】現在、複数本の信号線を一つの信号線に 棚める、半導体集積回路装置として、マルチプレクサが ある。マルチプレクサは、複数本の信号線から、一つの 信号線を選び、この選ばれた信号線と上記一つの信号線 とを電気的に接続する。

【0003】CMOS型のトランジスタ回路からなるマ ルチプレクサとしては、図37に示されるようなトラン 8

クロックト・インバータ型が考えられていた。何れの場 合も、選択信号a、Ba、b、Bb、c、Bc、d、B d (先頭の符号 "B" は反転信号を示す) のうち、高レ ベルに対するデータが選択されて、出力端子である共通 ノードXに伝達される。なお、参照符号A~Dに示され る信号はそれぞれ入力データ信号であり、参照符号Qに 示される信号口は、出力データ信号である。

【0004】しかし、図37、図38に示すマルチプレ クサでは、選択されるデータの数が多いとき、ジャンク ション容量やゲート容量など、共通ノードXにつく寄生 容量が大きくなり、入力されたデータを選択して出力す る、というデータ選択動作の高速化が損なわれる可能性 があった。

[0005]

【発明が解決しようとする課題】この発明の目的は、選 択されるデータの数が多いときでも、高速な選択動作が 可能である、半導体集積回路装置を提供することにあ る。

[0006]

【課題を解決するための手段】上記目的を達成するため に、この発明の第1の態様に係る半導体集積回路装置で は、第1の電源端子に接続されたデータ選択回路と、第 2の電源端子に接続された、プリチャージ信号が入力さ れるプリチャージ回路と、前記データ選択回路と前記プ リチャージ回路との共通ノードに接続された配線とを持 つ。そして、前記データ選択回路は、少なくとも2つ の、第1、第2のデータ伝達回路を含み、第1の入力デ ータ信号および第1の選択信号を、前記第1のデータ伝 達回路に入力し、第2の入力データ信号および第2の選 プリチャージ信号に応じて、前記第1の<u>電源</u>電位とは異 30 択信号を、前記第2のデータ伝達回路に入力したことを 特徴としている。

> 【0007】また、この発明の第2の態様に係る半導体 集積回路装置では、前記共通ノードに、この共通ノード の電位を、所定の電位に固定する電位固定回路を接続し たことを特徴としている。

【0008】また、この発明の第3の態様に係る半導体 集積回路装置では、半導体記憶装置のデータマルチプレ クス回路に、上記第1の態様、あるいは上記第2の態様 に係る半導体集積回路装置を用いたことを特徴としてい 40 る。

【0009】また、この発明の第4の態様に係る半導体 集積回路装置では、半導体記憶装置のデータマルチプレ クス回路に、上記第1の態様、あるいは上記第2の態様 に係る半導体集積回路装置を用いるとともに、選択信号 で入力データ信号を選ぶノーマルモードに加え、選択信 号で全ての入力データ信号を選ぶテストモードを追加し たことを特徴としている。

[0010]

【作用】上記第1の態様に係る構成を持つ半導体集和回 スファ・ゲート型か、あるいは図38に示されるような 50 路装置であると、共通ノードに付加される寄生容量、特 q

にジャンクション容量が、第1のデータ伝達回路と共通 ノードとの接続点と、第2のデータ伝達回路と共通ノー ドとの接続点と、プリチャージ回路と共通ノードとの接 続点だけとなる。よって、共通ノードに付加される寄生 容量は小さくなり、上記半導体集稅回路装置は、高速な 動作をする。

【0011】上記第2の態様に係る構成を持つ半導体集 積回路装置であると、上記目的が達成されるとともに、 半導体集積回路装置は、ノイズによる誤動作が、さらに 抑制される。共通ノードの電位は、プリチャージ回路を 10 遮断してから、データ伝達回路を導通させるまでの一時 期、フローティングとなる。この共通ノードに、電位固 定回路を接続することで、共通ノードの電位がフローティングとなる上記一時期、共通ノードの電位を所定の電 位に固定できる。よって、ノイズによる誤動作が抑制さ れる。

【0012】上記第3の態様に係る構成を持つ半導体集 積回路装置であると、データマルチプレクス回路の寄生 容量が小さくなる。よって、半導体記憶装置は、高速な 動作をする。

【0013】上記第4の態様に係る構成を持つ半導体集 積回路装置であると、テスト回路が簡略化される。上記 第1の態様、あるいは上記第2の態様に係る半導体集積 回路装置では、全ての入力データ信号を共通ノードに同 時に伝えることで、論理和演算が可能である。この論理 和演算機能を使って、データの正/誤を判断する。即ち データマルチプレクス回路が、テスト回路の論理和演算 回路として使え、結果、テスト回路が簡略化される。

#### [0014]

【実施例】以下、この発明を実施例により説明する。こ 30 の説明に際し、全ての図面において、同一の部分には同一の参照符号を付し、重複する説明は避けることにする。図1は、この発明の第1の実施例に係る半導体集積回路装置のブロック図、図2は、この発明の第1の実施例に係る半導体集積回路装置の回路図である。

【0015】図1に示すように、この実施例に係る集和回路装置は、高電位電源端子VDDと接地端子GNDとの間に直列に接続された、データ選択回路100と回路200との間には、配線1が配置されている。この配線1は、回路100と回路200との共通ノードXに接続されている。共通ノードXは、この実施例に係る集積回路は、ている。共通ノードXは、この実施例に係る集積回路は、出力端子である。出力端子(共通ノードX)からは、出力データ信号BQが出力される。なお、出力信号BQの先頭の符号"B"は、入力データ信号のレベルが信号の反転されて出力されることを示す。また、この明細費では、先頭の符号"B"は、上記のように、入力信号自体が負流埋であること、のいずれかを指す、と定義する。また、図面では、先頭の符号"B"は、符号"-"(バ

一) で表すことにする。

【0016】図2に示すように、データ選択回路100は、複数のPMOS直列回路102を含む。複数のPMOS直列回路102は、機子VDDと共通ノードXとの間に、並列に接続される。PMOS直列回路102は、互いに直列接続された2個のPチャネル型MOSFET(以下PMOSと称す)2とPMOS3とを含む。端子VDDに接続されたPMOS2は、入力データ信号を受けるためのトランジスタで、共通ノードXに接続されたPMOS3は、データ選択信号を受けるためのトランジスタである。

10

【0017】この実施例に係る集積回路装置では、PMOS直列回路102が、4セット(102-1~102-4)設けられている。PMOS直列回路102-1は、PMOS2-1とPMOS3-1とを含み、他のPMOS直列回路102-2、102-3および102-4はそれぞれ、PMOS2-2と3-2、PMOS2-3と3-3、PMOS2-4と3-4とを含んでいる。PMOS2-1~2-4のゲートにはそれぞれ、入力データ信号A~Dが供給される。PMOS2-1~2-4は、データ信号A~Dの電位が低レベルとなったときに導通する。一方、PMOS3-1~3-4のゲートにはそれぞれ、選択信号Ba~Bdが供給される。PMOS3-1~3-4は、選択信号Ba~Bdの電位が低レベルとなったときに導通する。

【0018】プリチャージ回路200は、端子GNDと 共通ノードXとの間に直列に接続された1個のNチャネ ル型MOSFET(以下NMOSと称す)4を含む。N MOS4は、プリチャージ信号を受けるためのトランジ スタであり、NMOS4のゲートには、プリチャージ信 号PRCHが供給される。

【0019】NMOS4が持つ重要な機能のうち、一つの機能は、プリチャージ信号に応答して、出力信号BQの電位のレベルの初期状態を設定することである。他の機能は、プリチャージ信号に応答して、図1および図2に示す集積回路装置自体の、活性/非活性を、制御することである。

【0020】NMOS4は、信号PRCHが高レベルである期間、導通し、共通ノードXを接地電位にチャージする。このとき、出力信号BQの電位のレベルの初期状態は、接地電位である。同時に、共通ノードXが接地電位にチャージされるので、集積回路装置自体は、非活性となる。即ち、たとえデータ信号およびデータ選択信号が、データ選択回路100に入力されたとしても、共通ノードXの電位は、接地電位から、実質的に変わらない

【0021】一方、NMOS4は、信号PRCHが低レベルである期間、遮断する。このとき、図1に示す集積回路装置自体は活性となり、PMOS直列回路100から出力された電流によって、共通ノードXは、所定の電50位にチャージされる。

【0022】次に、図1および図2に示す集積回路装置の、基本的な動作について説明する。図3は、この発明の第1の実施例に係る集積回路装置の動作を示す動作波形図である。

【0023】図1および図2に示す集積回路装置では、 選択信号Ba, Bb, Bc, Bdのうち、低レベルにあ るものに対応するデータ信号A、B、C、Dが、共通ノ ードXに伝達される。つまり、プリチャージ信号PRC Hを、はじめ高レベルとし、共通ノードXを低レベル (接地電位)に固定しておく(T1)。その後、プリチ 10 ャージ信号PRCHを、低レベルに落とし(T2)、共 通ノードXをフローティングローレベルにする(T 3)。次に、選択信号Ba、Bb、Bc、Bdのうち、 一つだけ低レベルとする。仮に信号Baとする(T 4)。このとき、データ信号Aが高レベルから低レベル に遷移するか否かで、共通ノードXが高レベルにチャー ジされるか、低レベル(この実施例ではフローティング 低レベル) のままとされるかが、決められる。図3で は、データ信号Aが高レベルから低レベルに遷移する (T5)。よって、共通ノードXが高レベルに充電され 20 る(T6)。

【0024】図1および図2に示す集積回路装置のデータ信号A~Dのプリチャージレベルは、高レベルである(高レベルブリチャージ型)。高レベルプリチャージ型の集積回路装置では、入力データ信号の電位レベルが低レベルに選移するかしないかで、入力データ信号が共通ノードXに伝えられる。

【0025】また、一つのデータ信号を出力した後、他のデータ信号を出力するとさには、まず、選択信号 Baを高レベルにする(T11)。この後、プリチャージ信 30号 PRC Hを高レベルとし(T12)、共通ノード Xを低レベル(接地電位)にチャージする(T13)。この操作により、集積回路装置は、アクティブ期間から、プリチャージ期間に復帰する。この後、上記の動作を、他の選択信号 Bb、Bc、Bdについて行えば、データ信号 B、C、Dを、共通ノード Xに伝えることができる。【0026】以上のように、この発明の第1の実施例に係る集積回路装置は、例えばマルチブレクサとして機能できる。複数のデータ信号線から、一つのデータ信号線だけを選び、この選ばれたデータ信号線を、一つの配線 401に電気的に接続できるためである。

【0027】図4は、図1および図2に示す集積回路装置の、共通ノードXにつく寄生容量を示す図である。同様に、図5は、図37に示すマルチブレクサの、共通ノードXにつく寄生容量を示す図、図8は、図38に示すマルチブレクサの、共通ノードXにつく寄生容量を示す図である。

【0028】図4に示すように、図1および図2に示す 集積回路装置の、共通ノードXにつく寄生容量、特にP Nジャンクション容量PN-Jは、選択信号Ba、B b、Bc、Bdがゲートに入力されている、PMOS3 $-1\sim3-4$ のドレインのジャンクション容量が4つ、プリチャージ信号PRCHがゲートに入力されている、NMOS4のドレインのジャンクション容量が1つの、合計5つだけである。

12

【0029】これに対し、図5に示すように、図37に 示すマルチプレクサの、共通ノードXにつくPNジャン クション容量PN-Jは、CMOS型トランスファ・ゲート回路のPMOSのドレインのジャンクション容量が 4つ、NMOSのドレインのジャンクション容量が4つ の、合計8つである。

【0030】また、図6に示すように、図38に示すマルチプレクサの、共通ノードXにつくPNジャンクション容量PN-Jは、CMOS型クロックト・インバータ回路のPMOSのドレインのジャンクション容量が4つ、NMOSのドレインのジャンクション容量が4つの、合計8つである。

【0031】したがって、図1および図2に示す集積回路装置は、マルチプレクサとしてして機能できながらも、図37並びに図38に示したマルチプレクサに比べて、寄生容量が大幅に低減され、高速に動作する。

【0032】さらに、データ信号A, B, C, Dが高レベル(プリチャージ状態)から、低レベルへ変化するために、これらの信号が電源電圧VDDから、PMOSのしきい値電圧Vthの絶対値だけ下がれば、PMOS2(2-1~2-4)が導通してデータ信号が共通ノードXに伝達される。このために、非常に高速に、データ信号A, B, C, Dを共通ノードXに伝えることができる。【0033】これらの利点から、図1および図2に示す集積回路装置は、図37に示したマルチプレクサ、図38に示したマルチプレクサのいずれよりも、高速に動作する

【0034】基本的な構成と動作は、以上に述べた如くである。次に、この発明の第2の実施例について説明する。この第2の実施例は、この発明の具体的な応用例であり、この発明に係る集積回路装置を、ダイナミック型RAM(DRAM)のデータマルチプレクス回路に応用したものである。

【0035】図7は、この発明の第2の実施例に係るDRAMの概略的なブロック図、図8は、図7に示す16メガビットセルアレーの一つをより詳細に示したブロック図、図9は、図8に示す256キロビットセルアレーの一つをより詳細に示したブロック図、図10は、図9に示すDQバッファの一つをより詳細に示した回路図である。

【0036】図7に示すDRAMは、64メガビットDRAMである。図7に示すように64メガビットDRAMは、4個の16メガビットセルアレーA、B、C、Dを含む。

| 【0037】さらに図8に示すように、各16メガビッ

トセルアレーの中心には、ローデコーダが配置されている。ローデコーダには、13対のローアドレスAOR~A12R、BAOR~BA12Rが入力される。16メガビットセルアレーの一端には、カラムデコーダが配置されている。カラムデコーダには、8対のカラムアドレスAOC~A7C、BAOC~BA7Cが入力される。16メガビットセルアレーは、さらに64個の256キロビットセルアレーを含む。

【0038】図9に示すように、256キロビットセル アレー (ARY) の両側には、ビット線対プリチャージ 10 回路(PC)、センスアンプ(SA)およびDQゲート (DQG) が配置されている。ビット線対プリチャージ 回路(PC)は、ビット線対間(ビット線対は、ビット 線BLと反転ビット線BBLとを含む。)の電位差をイ コライズし、ビット線対をプリチャージする。ビット線 対がプリチャージされた後、メモリセル (CELL) か らデータ信号が読み出される。このとき、ビット線対間 に、僅かな電位差が発生する。センスアンプ (SA) は、この僅かな単位差を増幅する。DQゲート(DQ G) は、センスアンプ(SA)で増幅されたデータ信号 20 を、信号CSLに基いて、データ線対(DQ線対は、D O線DQと反転DQ線BDQとを含む。) に伝達する。 信号CSLは、メモリセルアレーのカラムを選択するた めの信号であり、カラムデコーダから出力される。この 実施例に係るDRAMでは、データ線対を、一個の25 6 Kセルアレー (ARY) の両側に 4 対ずつ配置してい る。

【0039】この実施例に係るDRAMは、ノーマルリード動作時、センスアンプ(SA)で増幅されたデータ信号を、図9に示す4個のDQバッファ(DQB)に入 30力する。DQバッファ(DQB)に入力されたデータ信号は、DQバッファ(DQB)で、さらに増幅される。DQバッファ(DQB)で、さらに増幅されたデータ信号は、リードライトデータ線対(リードライトデータ線対は、リードライトデータ線RWDと反転リードライトデータ線BRWDとを含む。)に入力される。

【0040】図10に示すように、DQバッファ(DQB)は、DQ線対(DQ、BDQ)間の電位差をイコライズするDQ線イコライザ300と、データ信号を、DQ線対から内部DQ線対(DQI、BDQI)に伝達す 40る伝達ゲート302と、内部DQ線対間の電位差をイコライズする内部DQ線イコライザ304と、内部DQ線対間の電位差を増幅するセンスアンブ306と、内部DQ線対のデータを、リードライトデータ線対(RWD、BRWD)に出力するRWD線対ドライビング回路308とを含む。

【0041】また、リードライトデータ線対問の電位差をイコライズするRWD線イコライザ310が、リードライトデータ線RWDと反転リードライトデータ線BRWDとの間に接続されている。

14

【0042】DQ線イコライザ300は、高電位電源端子VDDとDQ線との間に直列に接続されたPMOS321と、電源端子VDDとBDQ線との間に直列に接続されたPMOS322と、DQ線とBDQ線との間に直列に接続されたPMOS323とを含む。PMOSs321、322、323のゲートはそれぞれ、DQ線イコライズ信号CEQが供給される配線に接続されている。【0043】伝達ゲート302は、DQ線とDQI線との間に直列に接続されたPMOS324と、BDQI線との間に直列に接続されたPMOS325とを含む。PMOSs324、325のゲートはそれぞれ、反転ラッチ信号BLATCHの反転信号LATCHが供給される配線に接続されている。

【0044】内部DQ線イコライザ304は、電源端子 VDDとDQI線との間に直列に接続されたPMOS3 26と、電源端子VDDとBDQI線との間に直列に接 続されたPMOS327と、DQI線とBDQI線との 間に直列に接続されたPMOS328とを含む。PMO Ss326、327、328のゲートはそれぞれ、DQ 線イコライズ信号CEQが供給される配線に接続されて いる。

【0045】センスアンブ306は、電源端子VDDとDQI線との間に直列に接続されたPMOS329と、電源端子VDDとBDQI線との間に直列に接続されたPMOS330と、反転ラッチ信号BLATCHが供給される配線とDQI線との間に直列に接続されたNMOS31と、反転ラッチ信号BLATCHが供給される配線とBDQI線との間に直列に接続されたNMOS332とを含む。PMOS329のゲートはBDQI線に接続されている。NMOS331のゲートはBDQI線に接続されている。NMOS332のゲートはDQI線に接続されている。NMOS332のゲートはDQI線に接続されている。

【0046】RWD線対ドライビング回路308は、D Q1線に接続された入力端子を持つ2入力のNORゲー ト333と、BDOI線に接続された入力端子を持つ2 入力のNORゲート334と、NORゲート333の出 力端子と低電位電源端子GNDとの間に直列に接続され たNMOS335と、NORゲート334の出力端子と 電源端子GNDとの間に直列に接続されたNMOS33 6と、RWD線と電源端子GNDとの間に直列に接続さ れたNMOS337と、BRWD線と電源端子GNDと の間に直列に接続されたNMOS338とを含む。NO Rゲート333、334それぞれの他方の入力端子は、 NANDゲート339の出力端子に接続されている。ブ ロックセレクションのためのアドレス信号群ADDRE SSは、NANDゲート339の複数の入力端子に入力 される。NMOSs335、338のゲートはそれぞ れ、NORゲート334の山力端子に接続されている。 50 NMOS s 3 3 6、3 3 7 のゲートはそれぞれ、NOR

ゲート333の出力端子に接続されている。

【0047】RWD線イコライザ310は、電源端子V DDとRWD線との間に直列に接続されたPMOS34 0と、電源端子VDDとBRWD線との間に直列に接続 されたPMOS341と、RWD線とBRWD線との間 に直列に接続されたPMOS342とを含む。PMOS s 3 4 0、3 4 1、3 4 2 のゲートはそれぞれ、RWD 線反転イコライズ信号BRWDEQLが供給される配線 に接続されている。

【0048】図11は、図10に示すDQパッファの動 10 作を示す動作波形図である。図11に示すように、DQ 線イコライズ信号CEQ、およびRWD線反転イコライ ズ信号BRWDEQLがそれぞれ、髙レベルのとき、D O線イコライザ300、内部DO線イコライザ304、 RWD線イコライザ310はオフしている。また、反転 ラッチ信号BLATCHが、低レベルのとき、伝達ゲー ト302はオフしている。

【0049】この状態から、DQ線イコライズ信号CE Q、およびRWD線反転イコライズ信号BRWDEQL レベルにすると、DQ線イコライザ300、内部DQ線 イコライザ304、RWD線イコライザ310および伝 達ゲート302はそれぞれオンする。これらの回路がオ ンされると、DQ線対間の電位差、およびRWD線対間 の電位差がそれぞれ、高レベルにイコライズされる(高 レベルプリチャージ)。この後、DO線イコライズ信号 CEQおよびRWD線反転イコライズ信号BRWDEQ Lをそれぞれ高レベルとすると、DQ線イコライザ30 O、内部DQ線イコライザ304、RWD線イコライザ 310は、再びオフする。データ信号は、伝達ゲート3 30 02を介して、DQ線対から内部DQ線対に伝達され る。内部DQ線対に伝達されたデータ信号は、RWD線 対ドライビング回路308のNORゲート333、33 4に入力される。NORゲート333、334が、NA NDゲート339の出力信号によって、活性状態となっ ていると、内部DQ線対に伝達されたデータ信号のレベ ルに応じて、NMOS337、338のいずれかがオン する。例えばNMOS338がオンすると、BRWD線 の電荷が、NMOS338を介して電源端子GNDに向 かって放電され、BRWD線の電位は、高レベルから低 40 レベルとなる。このとき、RWD線の電位は、高レベル のままである。このようにして、DQ線対から、RWD 線対へとデータ信号が伝えられる。

【0050】なお、NMOS337がオンしたときに は、RWD線の電荷が放電されて、RWD線の電位は高 レベルから低レベルとなる。このとき、BRWD線の電 位は、髙レベルのままである。

【0051】この実施例に係るDRAMでは、ローデコ ーダを挟んで配置されている2個の256Kセルアレー 16

信号CSLにより両側4対ずつ、計8対のDQ線対にデ ータが選択的に伝えられる。その後、8個のDQパッフ ァ(DOB)でデータ信号が増幅されて、8対のRWD 線にデータ信号が伝わることになる。このようなリード 動作は、4個の16メガビットセルアレー全てにおいて 同時に平行して行われるので、結局チップ全体では8× 4=32ビットのデータがRWD線対を伝わってチップ 中央のリードマルチプレクサ&ライトマルチプレクサ (マルチプレクス回路) に入力されることなる。上記マ ルチプレクサで5対のアドレス(A7C~A12C、B A7C~BA12C) によって1対のリードライトデー タ線対RWDのデータが選択されてリードデータ線対R Dに出力される。これが選択回路を経由して出力バッフ ァーに入り、出力パッド Doutに向けて出力される。 図10に示すD〇パッファは、リードライトデータ線対 のプリチャージレベルを "H" レベルにすることがで き、DRAMのマルチプレクス回路に、図1および図2 などに示した集積回路装置を用いることを可能とする。 【0052】一方、ノーマルライト時は、上記の動作と をそれぞれ低レベル、反転ラッチ信号BLATCHを髙 20 逆であり、チップの外から人力されたデータが、人力パ ッドDinから、入力パッファに入力され、ライトデー タ線対WD、BWDに出力される。そして、リードマル チプレクサ&ライトマルチプレクサで5対のアドレス (A7C~A12C、BA7C~BA12C) によって 1対のリードライトデータ線対RWDが選択されて、今 度は、普込用DOバッファ(図示せず)を通過して、D Q線対、並びにDQゲートを通り、ビット線対に入力さ れる。これによって、データが、メモリセルに書き込ま れる。

> 【0053】尚、テストリード時の動作については後述 する。次に、上記DRAMにおいて、この発明が適用さ れているリードマルチプレクサ&ライトマルチプレクサ について説明する。

【0054】図12は図7に示すリードマルチプレクサ &ライトマルチプレクサの概略的なブロック図である。 図12に示すように、リードマルチプレクサ&ライトマ ルチプレクサは、マルチプレクス信号発生回路10と、 リードマルチプレクサ11と、ライトマルチプレクサ1 2とを含む。

【0055】発生回路10は、5対のカラムアドレス (A8C~A12C、BA8C~BA12C) から、8 本のマルチプレクス信号BMUL1~BMUL8、およ び4本のマルチプレクス信号BMULA~BMULD、 合計12本のマルチプレクス信号を発生させる。

【0056】リードマルチプレクサ11は、ノーマルリ ード動作時およびテストリード動作時に使用される。ノ ーマルリード動作時には、32対のリードライトデータ 線対(RWD1~RWD32、BRWD1~BRWD3 2) から、12本のマルチプレクス信号BMUL1~B (ARY) が同時に活性化され、図9に示すカラム選択 50 MUL8、BMULA~BMULDを用いて1対だけ選 び出し、この選ばれた1対を、1対のリードデータ線対 (RD、BRD)に電気的に接続する。

【0057】また、テストリード動作時には、32対の リードライトデータ線対 (RWD1~RWD32、BR WD1~BRWD32)を全て選んで、32対の全てを 1対のリードデータ線対 (RD、BRD) に電気的に接 続する。かつ全てのリードライトデータ線対に流れる信 号の論理和をとる。

【0058】一方、ライトマルチプレクサ12は、ノー マルライト動作時およびテストライト動作時に使用され 10 る。ノーマルライト動作時には、32対のリードライト データ線対(RWD1~RWD32、BRWD1~BR WD32) から、12本のマルチプレクス信号MUL1 ~MUL8、BMULA~BMULDに用いて1対だけ 選び出し、1対のライトデータ線対(WD、BWD) を、上記選ばれたリードライトデータ線対に電気的に接 続する。

【0059】また、テストライト動作時には、32対の リードライトデータ線対(RWD1~RWD32、BR WD1~BRWD32) を全て選んで、1対のライトデ 20 ータ線対(WD、BWD)を、32対の全てに電気的に 接続する。

【0060】次に、各部の構成を参照しながら、その動 作について説明する。図13は、マルチプレクス信号発 生回路の回路図である。図13に示すように、マルチプ レクス信号発生回路10は、12個のマルチプレクス信 **号発生用ゲート回路14-1~14-12 を含む。12個の** ゲート回路のうち、ゲート回路 1 4-1~ 1 4-8の8 個は それぞれ、3対のカラムアドレスA8C~A10C、B MUL1~BMUL8を発生させる。また、残りのゲー ト回路14-9~14-12の4個は、2対のカラムアドレ スAllC、Al2C、BAllC、BAl2Cから、 4本のマルチプレクス信号BMULA~BMULDを発 生させる、これら12個のゲート回路14-1~14-12 の構成は、いずれもほぼ同様である。そこで、ゲート回 路14-1~14-12 の構成を、マルチプレクス信号BM UL1を発生させるゲート回路14-1にのみ着目して説 明する。

【0061】ゲート回路14-1は、カラムアドレスBA 40 8C、BA9C、BA10Cの3本を入力とするAND ゲート15と、この出力を一方の入力とし、その出力を マルチプレクス信号BMUL1とするNORゲート16 とを含む。

【0062】また、NORゲート16の他方の入力には テストモード信号TESTが入力されている。この信号 TESTは、ノーマルモード時に低レベルとなり、テス トモード時に高レベルとなる。このために、ノーマルモ ード時には、NORゲート16から、ANDゲート15

18

クス信号BMUL1の出力レベルは、ANDゲート15 の出力レベルにより決定される。

【0063】一方、テストモード時には、NORゲート 16は、ANDゲート15の出力レベルに関わらず、常 にマルチプレクス信号BMUL1を低レベルとする。こ のようにして生成された、12本のマルチプレクス信号 BMUL1~BMUL8、BMULA~BMULDは、 リードマルチプレクサー1、並びにライトマルチプレク サ12にそれぞれ供給される。

【0064】図14は、リードマルチプレクサ11の内 部構成を概略的に示すプロック図である。図14に示す ように、リードマルチプレクサ11は、第1マルチプレ クス段400と、第2マルチプレクス段402とを含

【0065】第1マルチプレクス段400は、4個のマ ルチプレクス回路 1 7-1, 1 7-2, 1 7-3, 1 7-4を含 む。マルチプレクス回路17-1は、マルチプレクス信号 BMUL1~BMUL8に基いて、16メガビットセル アレーAに接続された8対のリードライトデータ線対R WD1~RWD8を、1対の内部リード線対RDAにマ ルチプレクスする。同様に、マルチプレクス回路17-2 は、マルチプレクス信号BMUL1~BMUL8に基い て、16メガビットセルアレーBに接続された8対のリ ードライトデータ線対RWD9~RWD16を、1対の 内部リード線対R D Bにマルチプレクスする。同様に、 マルチプレクス回路17-3は、マルチプレクス信号BM UL1~BMUL8に基いて、16メガビットセルアレ -Cに接続された8対のリードライトデータ線対RWD 17~RWD24を、1対の内部リード線対RDCにマ A8C~BA10Cから、8本のマルチプレクス信号B 30 ルチプレクスする。同様に、マルチプレクス回路17-4 は、マルチプレクス信号BMUL1~BMUL8に基い て、16メガビットセルアレーDに接続された8対のリ ードライトデータ線対RWD25~RWD32を、1対 の内部リード線対RDDにマルチプレクスする。

> 【0066】第2マルチプレクス段402は、1個のマ ルチプレクス回路18を含む。マルチプレクス回路18 は、マルチプレクス信号BMULA~BMULDに基い て、4対の内部リード線対RDA~RDDを、1対のリ ードデータ線対RDにマルチプレクスする。

【0067】図15は、第1マルチプレクス段400が 含む、マルチプレクス回路17-1の回路図である。な お、第1マルチプレクス段400が含む、他のマルチプ レクス回路17-2~17-4はそれぞれ、マルチプレクス 回路17-1と入力されるリードライトデータ線対が異な るだけで回路構成はほぼ同一である。よって、第1マル チプレクス段400が含む、マルチプレクス同路の同路 構成は、マルチプレクス回路17-1のみに着目して説明 することにする。

【0068】マルチプレクス回路17-1は、リードライ の出力が反転されて出力されるようになり、マルチブレ 50 トデータ線RWD1~RWD8の8本を、1本の内部リ ードデータ線RDAに統合する正相信号用マルチプレク ス回路19と、反転リードライトデータ線BRWD1~ BRWD8の8本を、1本の反転内部リードデータ線R DAに統合する反転信号用マルチプレクス回路20とを 含んでいる。

【0069】正相信号用マルチプレクス回路17は、図 1 および図2に示した装置と同様の構成を有する。特に 異なる点は、データ信号伝達用PMOS群2 (2-1~2 -8) と出力選択用PMOS群3 (3-1~3-8) との直列 回路102が4本並列から8本並列になった点、データ 10 信号A~Dがリードライトデータ信号RWD1~RWD 8になった点、並びに選択信号Ba~Bdがマルチプレ クス信号BMUL1~BMULになった点である。

【0070】また、共通ノードX。には、インパータ2 1の入力が接続され、このインバータ21が、出力信号 である内部リードデータ信号RDAを出力する。尚.図 15中、参照符号VDは集積回路内における高電位電源 (この実施例では電位VDD)を示し、参照符号VS (この実施例では接地電位GND) は集積回路内におけ る低電位電源を示している。

【0071】反転信号用マルチプレクス回路20も、正 相信号用マルチプレクス回路19と同様の構成である。 ただし、逆相信号用であるから、リードライトデータ信 号RWD1~RWD8が、反転リードライトデータ信号 BRWD1~BRWD8になっている。

【0072】尚、逆相信号用マルチプレクス回路20の 回路素子においてはそれぞれ、データ信号伝達用PMO S群には参照符号2´-1~2´-8を、出力選択用PMO S群には参照符号3 ´-1~3 ´-8を、共通ノードBX。 をプリチャージするためのNMOSには参照符号4 を、さらに共通ノードに入力を接続したインパータには 参照符号21 を付すことで、正相信号用マルチプレク ス回路19の回路素子と対応させ、その説明は省略す る。

【0073】図16は、第2マルチプレクス段402が 含む、マルチプレクス回路18の回路図である。マルチ プレクス回路18は、マルチプレクス回路17-1~17 -4と同様、正相信号用マルチプレクス回路22と、反転 信号用マルチプレクス回路23とを含んでいる。 マルチ プレクス回路22は、内部リードデータ線RDA~RD 40 Dの4本を、1本のリードデータ線DAに統合する。マ ルチプレクス回路23は、反転内部リードデータ線BR DA~BRDDの4本を、1本の反転内部リードデータ 線BRDに統合する。

【0074】正相信号用マルチプレクス回路22は、図 1および図2に示した装置と同様の構成を有する。特に 異なる点は、データ信号伝達用PMOS群2(2-9~2 -12) のそれぞれに、内部リードデータ信号RDA~R DDが供給される点、並びに出力選択用PMOS群3

MULDが供給される点である。

【0075】また、共通ノードX」には、インパータ2 4の入力が接続され、このインバータ24が、出力信号 であるリードデータ信号 R Dを出力する。反転信号用マ ルチプレクス回路23も、正相信号用マルチプレクス回 路22と同様の構成である。ただし、逆相信号用である ので、データ信号伝達用 PMOS 2-9~2-12 のゲート には、反転内部リードデータ信号BRDA~BRDDが 供給される。

20

【0076】尚、逆相信号用マルチプレクス回路23の 回路素子においてはそれぞれ、データ信号伝達用PMO S群には参照符号2´-9~2´-12を、出力選択用PM OS群には参照符号3~-9~3~-12 を、共通ノードB X:をプリチャージするためのNMOSには参照符号4 を、さらに共通ノードに入力を接続したインバータに は参照符号24 を付すことで、正相信号用マルチプレ クス回路22の回路素子と対応させ、その説明は省略す

【0077】上記リードマルチプレクサでは、マルチプ 20 レクス回路が複数段に分けられている。このようにマル チプレクス回路を複数段に分けると、32対のリードラ イトデータ線RWDを、一段のマルチプレクス回路で、 1対のリードデータ線対RDにまで選択するよりも、リ ードデータ線対R Dに付加される寄生容量を、さらに軽 減することができる。

【0078】また、第1マルチプレクス段400が含 む、マルチプレクス回路 1 7-1~17-4の出力信号線、 即ち4対のリードデータ線対RDA~RDDに1つず つ、合計4個の出力バッファを設ける。そして、第2マ 30 ルチプレクス段402が含むマルチプレクス回路18を 非活性とし、1対のリードデータ線対と1個の出力パッ ファとを接続するようにする。このように構成すれば、 ×1ビット構成のDRAMに代わり、×4ビット構成の DRAMを得ることができる。

【0079】このような、出力ビット数の変更を、DR AMチップに付加された切換機能、あるいは配線パター ンの変更などで行えば、1つのDRAMチップから、× 1ビット構成、×4ビット構成のいずれのDRAMをも 得ることができる。

【0080】このようなマルチプレクス回路を複数段に 分けた構成は、寄生容量を低減できること、×1ビット 構成および×4ビット構成のいずれかを選択できるDR AMを簡単に得られることから、この発明にとって、好 適である。

【0081】図17は、出力ビット数を変更できるDR A Mのリードマルチプレクサのブロック図である。図1 7に示すように、第1マルチプレクス段400と第2マ ルチプレクス段402とを互いに接続するリードデータ 緑対RDA~RDDには、スイッチ回路群450が設け (3-9~3-12 )にマルチプレクス信号 BMULA~B 50 られている。スイッチ回路群450は、リードデータ線

ゲート、ゲート回路470-3のPMOSのゲート、ゲー ト回路470-4のPMOSのゲートにそれぞれ入力され る。

22

対に1つずつ設けられたスイッチ回路451-1~451 -4を含む。スイッチ回路451-1~451-4は、リード データ線対RDA~RDDを、第2マルチプレクス段4 02、および出力バッファ群452のいずれか一方に切 り換えて接続する。この切り換えは、切り換え信号×4 の電位レベルに基いて行われる。出力バッファ群452 は、4対のリードデータ線対RDA~RDDに対応し た、4個の出力バッファ453-1~453-4を含む。出 カバッファ 4 5 3-1は、×1ビット構成のとき、および ×4ビット構成のときのいずれに状態でも使用される。 このため、スイッチ回路454を介して、リードデータ 線対RDおよびスイッチ回路451-1に接続されてい る。スイッチ回路454も、スイッチ回路451-1~4 51-4と同様な切り換えを行う。この切り換えも、切り 換え信号×4の配位レベルに基いて行われる。他の出力 パッファ453-2~453-4は、×4ビット構成のとき のみ、使用される。

【0086】このようなスイッチ回路451-1である と、切り換え信号×4が高レベルのとき、ゲート回路4 70-3およびゲート回路470-4がオンし、ゲート回路 470-1およびゲート回路470-2がオフする。このた め、リードデータ線RDAおよびBRDAは、マルチプ レクス回路18に接続される。

【0082】また、マルチプレクス信号BMULA~B MULD、およびプリチャージ信号PRCHは、信号非 活性化回路455を介して、第2マルチプレクス段40 20 2のマルチプレクス回路18に入力される。信号非活性 化回路455は、信号線に1つずつ設けられたORゲー ト回路456-1~456-4およびANDゲート回路45 6-5を含む。ORゲート回路456-1~456-4の一方 の入力にはそれぞれ、信号BMULA~BMULDが入 力され、他方の入力にはそれぞれ、切り換え信号B×4 が入力される。ANDゲート回路456-5の一方の入力 にはそれぞれ、信号PRCHが入力され、他方の入力に はそれぞれ、切り換え信号×4が入力される。

【0087】また、切り換え信号×4が低レベルのと き、ゲート回路470-1およびゲート回路470-2がオ ンし、ゲート回路 4 70-3およびゲート回路 4 70-4が オフする。このため、リードデータ線RDAおよびBR DAは、スイッチ回路454に接続される。

【0083】切り換え信号×4が高レベルのときには、 ORゲート回路456-1~456-4およびANDゲート 回路 4 5 6-5の出力はそれぞれ、信号 B M U L A ~ B M ULD、PRCHの電位レベルに応じて変化する。この ため、マルチプレクス回路18は活性となる。

【0088】スイッチ回路454は、4個のCMOS型 トランスファ・ゲート回路4711~471-4を含む。 切り換え信号×4は、ゲート回路471-1のPMOSの ゲート、ゲート回路471-2のPMOSのゲート、ゲー ト回路471-3のNMOSのゲート、ゲート回路471 -4のNMOSのゲートにそれぞれ人力される。また、反 転切り換え信号B×4は、ゲート回路471-1のNMO Sのゲート、ゲート回路471-2のNMOSのゲート、 ゲート回路471-3のPMOSのゲート、ゲート回路4 71-4のPMOSのゲートにそれぞれ入力される。

【0084】また、切り換え信号×4が低レベルのとき には、ORゲート回路456-1~456-4の出力は高レ ベルに固定され、ANDゲート回路456-5の出力は低 レベルに固定される。このため、マルチプレクス回路1 8は非活性となる。

【0089】このようなスイッチ回路454であると、 切り換え信号×4が高レベルのとき、ゲート回路471 -3およびゲート回路 4 7 1 -4がオンし、ゲート回路 4 7 1-1およびゲート回路471-2がオフする。このため、 リードデータ線RDおよびBRDは、出力バッファ45 3-1に接続される。

【0085】図18は、図17に示すスイッチ回路の回 40 ア453-2~453-4に直接に接続されることである。 路図である。図18には、特にスイッチ回路451-1、 およびスイッチ回路454の回路図が示されている。図 18に示すように、スイッチ回路451-1は、4個のC MOS型トランスファ・ゲート回路470-1~470-4 を含む。切り換え信号×4は、ゲート回路470-1のP MOSのゲート、ゲート回路470-2のPMOSのゲー ト、ゲート回路 4 7 0 - 3の NMO Sのゲート、ゲート同 路470-4のNMOSのゲートにそれぞれ入力される。 また、反転切り換え信号B×4は、ゲート回路470-1 のNMOSのゲート、ゲート回路470-2のNMOSの 50 マルリード動作について説明する。なお、この説明は、

【0090】また、切り換え信号×4が低レベルのと き、ゲート回路471-1およびゲート回路471-2がオ ンし、ゲート回路 4 7 1 -3およびゲート回路 4 7 1 -4が オフする。このため、スイッチ回路451-1を介したリ ードデータ線RDAおよびBRDAが、出力パッファ4 53-1に接続される。

【0091】他のスイッチ回路451-2~451-4の回 路は、スイッチ回路451-1の回路とほぼ同様である。 異なる部分は、スイッチ454を介さずに、出力パップ したがって、スイッチ回路 4 5 1-2~ 4 5 1-4の回路の 図示は省略することにする。

【0092】以上、図17および図18に示したリード マルチプレクサを有したDRAMであると、切り換え信 号×4を高レベルとすることによって、DRAMを×1 ビット構成にでき、反対に切り換え信号×4を低レベル とすることによって、DRAMを×4ビット構成にでき

【0093】次に、リードマルチプレクサによる、ノー

DRAMが×1ビット構成であるときを例として行う。 図19および図20はそれぞれ、リードマルチプレクサ 11の動作を示す動作波形図である。

【0094】図19に示すように、当初、リードライトデータ線対RWD1~RWD8は全て高(H)レベルなっている。リードライトデータ線対RWD1~RWD8の全てが、図10に示したDQバッファにて、予め、高電位VCCに充電されているからである。また、リードマルチプレクサ11をプリチャージしておくプリチャージ信号PRCHは高レベルとなっている。また、マルチプレクス信号BMUL1~BMUL8は、マルチプレクス信号BMUL2のみ低(L)レベル、他は全て高レベルとなっている。

【0095】このような状態から、ブリチャージ信号PRCHを高レベルから、低レベルへと移行させる。これで、リードマルチプレクサ11が活性となる。続いて、リードライトデータ線対RWD1~RWD8にメモリセルからのデータを読み出す。すると、線対のうちのいずれか一方のみ、その電位が低レベルに落ちる。例えば図19では、リードライトデータ線対RWD1は高レベル20のままで、その反転リードライトデータ線対BRWD1のみ低レベルに落ちる。また、リードライトデータ線対RWD2においては、その電位が低レベルに落ちるが、その反転リードライトデータ線対BRWD2は高レベルのままである。

【0096】このようにリードライトデータ線対RWD に配位差が出ることで、データ信号が、リードライトデ ータ線対RWDまで読み出されたことになる。データ信 号が、リードライトデータ線対RWDまで読み出される と、リードマルチプレクサ11のうち、第1マルチプレ 30 クス段400のマルチプレクス回路17-1~17-4にデ ータ信号が入力される。ここで、リードライト*デ*ータ線 対RWD1、RWD2の2対のみに着目して説明する と、図15に示すマルチプレクス回路17-1のPMOS 2-1は、データ信号RWD1が高レベルであるから遮断 し、反対にPMOS2 -1は、データ信号BRWD1が 低レベルであるから導通する。また、PMOS2-2は、 データ信号RWD2が低レベルであるから導通し、反対 にPMOS2 2は、データ信号BRWD1が高レベル であるから遮断する。また、マルチプレクス回路 1 7-1 40 には、第1マルチプレクス段用のマルチプレクス信号 B MUL1~BMUL8が入力されている。ここで、マル チプレクス信号BMUL1、BMUL2のみに着目して 説明すると、PMOS3-1および3´-1は信号BMUL 1が高レベルであるから遮断し、反対にPMOS3-2お よび3~-2は信号BRWD2が低レベルであるから導通 する。よって、8対のリードライトデータ線対RWDの うち、RWD2の1対のみが選ばれ、この1対が、内部 リードデータ線対RDAに電気的に接続されることにな る。

24

【0097】リードライトデータ線対RWD2のデータは、共通ノードX。、BX。のいずれを充電するかで、内部リードデータ線対RDAに伝えられる。図19に示す場合であると、リードライトデータ線RWD2が高レベル、反転リードライトデータ線BRWD2が高レベルであるから、共通ノードX。が高レベルに充電され、共通ノードBX。は低レベルのままである。これら共通ノードX。、BX。の電位はインパータ21、21~にそれぞれ入力される。インパータ21のみ、出力信号の電位を反転させるから、図20に示すように、内部リードデータ線RDAのみが低レベルに落ち、反転内部リードデータ線BRDAの電位は高レベルのままである。

【0098】このような動作が、他の3個のマルチプレクス回路17-2~17-4でもパラレルに行われ、内部リードデータ線対RDA~RDDにそれぞれ電位差が出る。これで、データ信号が、内部リードデータ線対RDA~RDDまで読み出されたことになる。

【0099】データ信号が、内部リードデータ線対RDA~RDDまで読み出されると、リードマルチプレクサ11のうち、第2マルチプレクス段402のマルチプレクス回路18にデータが入力される。また、マルチプレクス回路18には第2マルチプレクス段用のマルチプレクス信号BMULA~BMULDが入力されている。図20に示すように、マルチプレクス信号BMULA~BMULDのうち、信号BMULAのみが低レベルで、他は全て高レベルである。即ち、図16に示すPMOS3-9および3´-9がそれぞれ導通し、他の出力選択用PMOS群3は全て遮断している。よって、4対の内部リードデータ線対のうち、RDAの1対のみが選ばれ、この1対が、リードデータ線対RDに電気的に接続されることになる。

【0100】内部リードデータ線対RDAのデータは、 共通ノードX1、BX1のいずれを充電するかで、リードデータ線対RDに伝えられる。図20に示す場合であると、内部リードデータ線RDAが低レベル、反転内部リードデータ線BRDAが高レベルであるから、共通ノードX1が高レベルに充電され、共通ノードBX1は低レベルのままである。これら共通ノードX1、BX1の電位はインバータ24、24´にそれぞれ入力される。インバータ24のみ、出力信号の電位を反伝させるから、図20に示すように、リードデータ線RDのおが低レベルに落ち、他方のリードデータ線BRDの電位は高レベルのままである。

【0101】このようにして、リードデータ線対RDに 電位差が出ることで、データ信号がリードデータ線対R Dまで読み出される。リードデータ線対RDまで読み出 されたデータ信号は、出力パッファに入力される。

【0102】なお、DRAMが×4ビット構成であるときには、第2マルチプレクス段402が動作せず、内部50 リードデータ線対RDA~RDDまで読み出された信号

が、第1マルチプレクス段400から直接に出力パッフ アに入力される。

【0103】次に、テスト回路について説明する。ま ず、図7に示すように、テスト回路(T.C)は、リー ドマルチプレクサ&ライトマルチプレクサと出力バッフ ァとの間に配置されている。さらにテスト回路(T. C) と出力バッファとの間には選択回路(S. C)が配 置されている。選択回路(S.C)は、ノーマルリード 動作時にはリードデータ線RDおよび反転リードデータ に接続させる。一方、テストリード動作時にはリードデ ータ線RDおよび反転リードデータ線BRDそれぞれ を、テスト回路(T.C)に入力し、テスト回路(T. C) でのテスト結果を示す出力結果を、出力バッファの 入力に電気的に接続させる。

【0104】図21は、図7に示すテスト回路の回路図 である。図21に示すように、テスト回路(T. C) は、リードデータ線RD、反転リードデータ線BRDが それぞれ入力される二入力型のNANDゲート25と、 リードデータ線RD、反転リードデータ線BRDがそれ 20 ぞれ入力される二入力型のNORゲート26と、NAN Dゲート25の出力、並びにNORゲート26の出力が それぞれ入力されるXOR(エクスクルーシブオア)ゲ ート27とを含む。

【0105】 XORゲート27の出力はテストリードデ ータ線TRDに接続されているとともに、インパータ2 8を介してから、反転テストリードデータ線BTRDに 接続されている。

【0106】図22は、図7に示す選択回路の回路図で ある。図22に示すように、選択回路(S.C)は、リ 30 ードデータ線RDが入力に接続されるCMOS型のトラ ンスファゲート29と、反転リードデータ線BRDが入 力に接続されるCMOS型のトランスファゲート29 と、テストリードデータ線TRDが入力に接続されるC MOS型のトランスファゲート30と、反転テストリー ドデータ線BTRDが入力に接続されるCMOS型のト ランスファゲート30´とを含む。

【0107】トランスファゲート29のPMOSゲー ト、トランスファゲート29´のPMOSゲートにはそ れぞれテスト信号TESTが入力され、トランスファゲ 40 ート29のNMOSゲート、トランスファゲート29 のNMOSゲートにはそれぞれ反転テスト信号BTES Tが入力される。また、トランスファゲート30のPM OSゲート、トランスファゲート30´のPMOSゲー トにはそれぞれ反転テスト信号BTESTが入力され、 トランスファゲート30のNMOSゲート、トランスフ ァゲート30´のNMOSゲートにはそれぞれテスト信 号TESTが入力される。トランスファゲート29およ び29 d、ノーマル動作時、即ちテスト信号TEST

26

ト30および30~は、テスト動作時、即ちテスト信号 TESTが高レベルの時のみ導通する。よって、選択回 路は、ノーマル動作時、リードデータ線対RDを、出力 線対OUTに電気的に接続し、一方、テスト動作時、テ ストリードデータ線対TRDを、出力線対OUTに電気 的に接続する。

【0108】次に、テストモードの時の動作について説 明する。テストリード時、32本のリードライトデータ 線対RWD全てにデータ信号を、同時に読み出す(以 線BRDそれぞれを直接に出力バッファの入力に電気的 10 下、32ビットのデータ信号という)。この後、32ビ ットのデータ信号は、第1マルチプレクス段400のマ ルチプレクス回路 1 7-1~1 7-4に入力され、ここで第 1回目の論理和演算が為され、さらに論理和演算が為さ れたデータ信号は、第2マルチプレクス段402のマル チプレクス回路18で論理和演算に入力され、ここで第 2回目の論理和演算が為される。これは、図13に示し たように、テストモード時、TEST信号を高レベルと し、12本のマルチプレクス信号BMUL1~BMUL 8、BMULA~BMULDの全てを、低レベル(全選 択状態)とするためである。第2回目の論理和演算が為 されたデータ信号は、リードデータ線対R Dに読み出さ

> 【0109】テストリード時では、同じデータを複数の メモリセルに書き込む。そして、これらの複数のメモリ セルから、同時にデータを読み出す。このため、メモリ セルから読み出された、32ビットのデータ信号は、全 て同一であることが正しい。

> 【0110】メモリセルから読み出された32ビットの データ信号の全てにエラーが無ければ、リードデータ線 RDの電位および反転リードデータ線BRDの電位は、 一方が高レベル、他方が低レベルに、必ずなる。

【0111】この現象を簡単に説明する。図23は、図 15に示すマルチプレクス回路17-1の動作状態を、模 式的に示した図である。図15では、8ビットのデータ 信号が示されているので、図23には、8ビットのデー タ信号が示されていることになる。8ビットのデータ信 号が全て同一であれば、図23に示すように、PMOS 2-1~2-8は全てオフしたとき、PMOS2´-1~2 -8は全てオンする。この現象は、他のマルチプレクス回 路17-2~17-4でも、同様に起こる。このため、内部 リードデータ線RDA~RDDの電位は全て高レベルと なり、反転内部リードデータ線BRDA~BRDDの電 位は全て低レベルとなる。これは、マルチプレクス回路 18の入力データ信号が全て同一となることを示す。よ って、リードデータ線R Dの電位および反転リードデー タ線BRDの電位は、一方が高レベル、他方が低レベル となる。

【0112】このような論理和演算が為された後のデー タ信号を、図21に示すテスト回路(T.C)に入力す が低レベルの時のみ導通する。また、トランスファゲー 50 ると、NANDゲート25は高レベルの信号を出力し、

NORゲート26は低レベルの信号を出力する。したが

って、XORゲート27には、高レベルの信号と、低レ

ベルの信号とが入力され、XORゲート27は、高レベ

ルの信号を出力する。よって、テストリードデータ線T

R Dの電位は高レベル、反転テストリードデータ線BT

R Dの電位は低レベルとなる。これで、テストされた後

のデータ信号が、テストリードデータ線対TRDに読み 出されたことになる。テストされた後のデータ信号は、

選択回路(S.C)を介して出力バッファに入力され

る。この後、出力パッファの出力に接続された、図示せ 10 ぬ出力パッドからは、例えば"H"のデータが出力され

する。図25は、図12に示すライトマルチプレクサの ブロック図である。図25に示すように、ライトマルチ プレクサ12は、32対のリードライトデータ線に、1 つずつ設けられたリードライトデータ線対選択回路31 を含む。この実施例に係るDRAMでは、32対のリー ドライトデータ線対RWD1~RWD32を持つので、 選択回路31の数は、選択回路31-1~31-32の、合 計32器である。

【0113】一方、メモリセルから読み出された32ビ ットのデータ信号に、1つでもエラーがあれば、リード データ線RD、反転リードデータ線BRDは共に、低レ ベルになってしまう。

【0114】この現象を簡単に説明する。図24は、図 23と同様、図15に示すマルチプレクス回路17-1の 動作状態を、模式的に示した図である。 8 ビットのデー ンしたとする。すると、ここに電流が流れ、共通ノード X。が高レベルにチャージされる。このため、内部リー ドデータ線RDAの電位は低レベルとなる。 反転内部リ ードデータ線BRDAは、当然低レベルである。これ は、マルチプレクス回路18の入力データ信号RDA~ RDD、BRDA~BRDDの一つがエラーすることを 示す。マルチプレクス回路18の、エラーした入力デー タ信号が入力されたPMOSは、図24に示すPMOS 2-4と同様にオンする。よって、リードデータ線RDの 電位および反転リードデータ線BRDの電位は、共に低 30 レベルとなる。

【0115】このような論理和演算された後のデータ信 号を、図21に示すテスト回路(T.C)に入力する と、NANDゲート25は高レベルの信号を出力する が、NORゲート26が低レベルに代わり、高レベルの 信号を出力するようになる。このため、XORゲート2 7には、高レベルの信号と、高レベルの信号とが人力さ れるようになり、XORゲート27は、低レベルの信号 を出力する。よって、テストリードデータ線TRDの電 TRDも上記と逆に高レベルとなる。したがって、図示 せぬ出力パッドからは、今度は上記と逆に、例えば "L" のデータが出力される。

【0116】このように、この発明に係る集積回路装置 では、マルチプレクス信号の全てを選択状態とし、かつ 入力データ信号を全て入力すれば、入力データ信号の論 理和演算ができる。この論理和演算の機能を使って、D RAMのテスト回路を作れば、テスト回路を簡略化する ことができる。

【0118】32器の選択回路31はそれぞれ、リード ライトデータ線対をドライビングする、リードライトデ ータ線対ドライビング回路35(35-1~35-32) と、32器のドライビング回路35-1~35-32の一つ を、マルチプレクス信号BMUL1~BMUL8、BM ULA~BMULDに基いて、選択して活性化させるド ライビング回路活性化回路(A.C)32(32-1~3 2-32 ) とを含む。選択回路32-1~32-32 は、ドラ イビング回路35-1~35-32に1つずつ設けられてい る。

【0119】32器のドライビング回路35はそれぞ タ信号のうち、1つがエラーし、PMOS2-4のみがオー20 れ、入力端をライトデータ線WDに接続し、出力端をリ ードライトデータ線RWDに接続したインバータ36 (36 1~36 32) と、入力端を反転ライトデータ線 BWDに接続し、出力端を反転リードライトデータ線B RWDに接続したインバータ37(37-1~37-32) とを含む。インバータ36は、活性化回路(A.C)3 2の出力信号 o と、その反転信号 B o とが入力されたと きのみ、リードライトデータ線RWDに信号を出力す る。インバータ37も同様に、活性化回路(A.C)3 2の出力信号 øと、その反転信号 B øとが入力されたと きのみ、反転リードライトデータ線BRWDに信号を出 力する。

【0120】図26は、図25に示す選択回路の回路図 である。図26には、特に選択回路31-1が示されてい る。図26に示すように、活性化回路32-1は、三入力 型のORゲート33と、二入力型のNANDゲート34 とを含む。ORゲート33には、マルチプレクス信号B MUL1、BMULA、および掛き込みタイミング信号 WRTがそれぞれ入力される。NANDゲート34に は、ORゲート33の出力、および反転テスト信号BT 位は上記と逆に低レベル、反転テストリードデータ線B 40 FSTがそれぞれ入力される。NANDゲート34は、 活性化回路32-1の出力信号 øを出力する。

> 【0121】ノーマルモード時、反転テスト信号TES Tが高レベルとなっている。このため、活性化回路32 -1からは、ORゲート33の出力信号が、NANDゲー ト34の出力端から、電位レベルが反転されて出力され る。即ち、活性化回路32-1の出力信号すの電位レベル は、ORゲート33の出力の電位レベルにより決定され

【0122】一方、テストモード時、反転テスト信号丁 【0117】次に、ライトマルチプレクサについて説明 50 ESTが低レベルとなる。このため、NANDゲート3

4は、ORゲート33の出力レベルに関わらず、その出 力を常に高レベルとする。即ちゲート回路32-1は、図 13に示した、マルチプレクス信号を出力するゲート回 路14-1~14-12と同様な機能を有している。

【0123】他の活性化回路32-2~32-32も、入力 されるマルチプレクス信号が異なるだけで、ほぼ活性化 回路32-2~32-32と同様な回路である。次に、ライ ト動作について説明する。

【0124】ノーマルライト時には、活性化回路32-1 ~32-32 のいずれか1つが、高レベルの電位を出力 し、ドライビング回路35-1~35-32のうちの1つを 活性化させる。これによって、1対のライトデータ線対 WDが、1対のリードライトデータ線対RWDに、電気 的に接続される。そして、チップの外部から入力された データ信号は、この選ばれた1対のリードライトデータ 線対RWDに入力される。この後、入力されたデータ信 号は、普込用の、図示せぬDOバッファを介してデータ 線対DQに入力され、DQゲートを介してビット線対B メモリセルにデータが沓き込まれる。

【0125】また、テストライト時には、活性化回路3 2 1~32 32 が全て高レベルの電位を出力し、ドライ ビング回路35-1~35-32の全てを活性化させる。こ れによって、1対のライトデータ線対WDが、全てのリ ードライトデータ線対RWDに、電気的に接続される。 そして、チップの外部から入力されたデータ信号が、全 てのリードライトデータ線対RWDに入力される。この 後、入力されたデータ信号は、貫込用の、図示せぬDQ バッファを介して32対のデータ線対DQに入力され、 る。このようにして、贄込選択されていた全てのメモリ セルに、同一のデータが同時に費き込まれる。

【0126】次に、この発明の第3の実施例に係る64 メガビットDRAMについて説明する。図27は、この 発明の第3の実施例に係るDRAMの概略的なプロック 図、図28は、図27に示す16メガビットセルアレー の一つをより詳細に示したブロック図である。

【0127】第3の実施例に係るDRAMは、基本的に 第1の実施例に係るDRAMと同じである。異なる点 ドレス (A8C~A12C、BA8C~BA12C) を セルアレー、およびDQパッファに入力し、さらにテス ト信号TESTをDOパッファに入力するようにしたこ とである。この場合、例えば4本のカラムアドレスA1 1C、A12C、BA11C、BA12Cを用いて、4 グループのリードライトデータ線対グループRWD1~ RWD8、RWD9~RWD16、RWD17~RWD 24、RWD25~RWD32のうち、1 グループを選 ぶ。残りの6本のカラムアドレスA8C~A10C、B

タ線対RWDのうち、1対を選ぶ。

【0128】このようなリードライトデータ線対の選択 を行うことによって、第3の実施例に係るDRAMで は、リード時、32個のDQバッファのうち、1個のD Oパッファのみが動作し、残りの31個のDQパッファ は動作しないようにできる。選ばれた1個のDQバッフ ァに接続されたリードライトデータ線RWDと、反転リ ードライトデータ線 B R W D との間には、メモリセルか ら読み出されたデータ信号に応じ、電位差が発生する。 10 これに対し、選ばれなかった31個のDQパッファに接 続されたリードライトデータ線RWD、および反転リー ドライトデータ線BRWDは共に、髙レベルを保つ。 【0129】このように、セルアレー、およびDQパッ ファにカラムアドレスを入力し、32対のリードライト データ線対RWDから1対のリードライトデータ線対R WDを選ぶことにより、マルチプレクス回路に、マルチ プレクス信号BMU I.を入力せずにすむ。

【0130】図29は、第3の実施例に係るDRAMが 具備する第1マルチプレクス段のマルチプレクス回路の 20 回路図、図30は、第3の実施例に係るDRAMが具備 する第2マルチプレクス段のマルチプレクス回路の回路

【0131】図29および図30に示すように、マルチ プレクス回路は、リードライトデータ線RWDが入力さ れるPMOS2(あるいはPMOS2´)のみを含んで いる。これらのPMOS2は、電源端子VSと共通ノー ドX。(あるいは共通ノードX:)との間に並列に接続 されている。

【0132】この構成であると、マルチプレクス回路の DQゲートを介して32対のビット線対BLに入力され 30 規模を小さくでき、データ信号を選択するスピードも高 速になる。第3の実施例に係るDRAMでは、テストモ ード時の論理和演算も、第2の実施例と同様に可能であ る。つまりテストモード時には、DQバッファを32個 **同時に動作させることで、32対のリードライトデータ** 線RWD全てにデータが出すことができる。よって、論 理和演算が可能である。

【0133】第3の実施例に係るDRAMのライト時の 動作は、第2の実施例と変わりはなく、また、ライトマ ルチプレクサ12の構成は変わらない。上記第2、第3 は、第3の実施例に係るDRAMでは、5対のカラムア 40 の実施例に係るDRAMからは、次のような効果を得る ことができる。

> 【0134】まず、第1の実施例と同様に、データ信号 伝達用 PMO S群 2 をオン、オフさせるだけで、マルチ プレクス回路と同様の動作をする集積回路装置を得るこ とができる。この集積回路装置では、共通ノードX:、 Xi、BXo、BXiなどに付く寄生容量を低減でき、 データ信号を、リードライトデータ線対RWDからリー ドデータ線対RDへ、高速に伝えることができる。

【0135】また、上記高速なデータ信号の伝達は、リ A8C~BA10Cを用いて、8対のリードライトデー 50 ードライトデータ線対RWDのプリチャージレベルを、

高電位VCCとすることで、より加速することができる。これは、次のような観点からである。リードライトデータ線対RWDは一般的にセルアレーに沿った配置された、非常に長い信号線である。しかも、リードライトデータ線対RWDには、データ読み出しを行うDQバッファのトランジスタに接続されているので、ジャンクション容量も付加されている。このため、リードライトデータ線対RWDの電位の変化は、非常に概やかである。このため、図37、図38に示すマルチプレクサでは、データ信号を、リードライトデータ線対RWDからリードデータ線対RDへ、高速に伝えることが困難である。

【0136】これに対し、この発明に係る集積回路装置では、データ信号伝递用PMOS群2は、そのゲート電位が、VCC--Vthp(VthpはPMOS2のしきい値電圧) |だけ下がれば、導通する。このため、データ信号の入力から、共通ノードXの充電を開始するまでの時間を短縮することができる。よって、データ信号がリードライトデータ線対RWDに入力されてから、共20通ノードX。、Xi, BX。、BXiの充電を完了するまでの時間を短縮できる。

【0137】また、この発明に係る集積回路装置では、 論理和演算機能を持つ。論理和演算機能は、例えばテストモード時に有用である。 DRAMには、テストモード 時、並列読み出しによるテスト時間短縮モードが搭載されている。

【0138】この発明に係る集積回路装置では、各セルアレーに対応する32ビットを同時にテストする。テストライト時には、同一データをこれら32ビットにそれ 30ぞれ費き込む。その後、それらのデータを全て並列に読み出してきて、それらが一致していれば"1"を出力し、一致していなければ"0"を出力する。これによって、テスト時間を、通常、1ビットずつ行う方式に比べて1/32に短縮できる。

【0139】テストリード時には、マルチプレクス信号 BMUL1~BMUL8、BMULA~BMULDを全て低レベルにする。このとき、リードライトデータ線対 RWDに読み出されたデータ信号の全てを、リードデータ線対 R Dに伝えられる。しかも、リードデータ線対 R Dの出力は、ワイヤードオアのように、リードライトデータ線対 R W Dに読み出されたデータ信号の全てが論理和演算された結果である。つまり、32ビットのデータが全て一致していれば、その一致したデータが、リードデータ線対 R Dに通常動作モードと同じように伝わるし、もしも、エラーが発生してデータが一致していなければ、リードデータ線対 R Dの電位は高レベルに選移する。このように、リードデータ線対 R Dの電位は、エラーがあったときと、エラーがなかったと

32

きとで、データ信号を区別して、出力回路に伝達することができる。

【0140】このように、第2、第3の実施例に係るDRAMでは、ノーマル動作モード時に、高速にデータを選択できる能力があるのみならず、テスト動作モード時に、回路を変更することなく、選択信号の入力方法を変更するだけで、簡単に対応できる。

【0141】また、図29および図30に示したマルチプレクス回路は、図31に示す集積回路装置を応用したものである。図31は、この発明の第4の実施例に係る半導体集積回路装置の回路図である。

【0142】図31に示すように、データ選択回路100は、複数のデータ伝達回路500-1~500-4を含む。複数のデータ伝達回路500は、端子VDDと共通ノードXとの間に、並列に接続される。複数のデータ伝達回路500は、入力データ信号A~Dと、選択信号Ba~Bdとが入力される選択回路501と、選択回路501の出力が入力されるPMOS2とを含む。

【0143】図32は、図31に示す選択回路の回路図である。図32には、特に選択回路501-1が示されている。他の選択回路501-2~501-3は、選択回路501-1と同様の回路を持つ。

【0144】図32に示すように、選択回路501-1 は、入力データ信号Aと、選択信号Baとが入力される NORゲート502と、NORゲート502の出力に入 力を接続したインパータ503とを含む。インパータ5 03が出力する信号は、選択回路501-1の出力信号で ある。NORゲート502は、選択信号Baの電位が低 レベルであるとき、その出力信号の電位レベルを、入力 データ信号Aの電位レベルに応じて変化させる。また、 NORゲート502は、選択信号Baの電位が高レベル であるとき、その出力信号の電位レベルを、入力データ 信号Aの電位レベルにかかわらず、低レベルに固定す る。したがって、図31に示す集積回路装置は、選択信 号Ba~Bdの電位が低レベルであるとき、入力データ 信号A~Dを、PMOS2のゲートへ伝えるので、図1 および図2に示す集積回路装置と同様な動作を行える。 【0145】次に、この発明の第5の実施例に係る半導 体集積回路装置について説明する。図33は、この発明 の第5の実施例に係る半導体集積回路装置の回路図であ

【0146】図33に示す第5の実施例に係る装置では、基本的に第1の実施例に係る装置と、構成並びにその動作原理は同一だが、共通ノードXに小さなラッチ回路600を付加した点が異なっている。

し、もしも、エラーが発生してデータが一致していなければ、リードデータ線対RDの電位は高レベルに遷移する。このように、リードデータ線対RDの電位は、エラーがあったときと、エラーがなかったときとで互いに異なるため、エラーがあったときと、エラーがなかったとちとで互いに異なるため、エラーがあったときと、エラーがなかったとちの電位が変動し

ないように、電位を低レベル(この実施例では接地電位 とする)に固定するものである。

【0148】この発明に係る集積回路装置では、データ信号A、B、C、Dの中で選択された信号が高レベルであった場合、データ信号伝達後も共通ノードXを低レベルを長い期間、保つ必要がある。このため、上記小さなラッチ回路600を共通ノードXに接続することは、動作の安定化、並びにデータの誤読み出しなどの誤動作防止の観点からも有用である。

【0149】また、小さなラッチ回路という意味は、ラッチ回路600の出力電位レベルが、速やかに反転されるような、弱いラッチ回路のことである。即ち、PMOS群2、PMOS群3がそれぞれ導通することで共通ノードXの電位が上がりだしたら、速やかにこの上昇を検知して、その出力電位レベルを反転させることである。

【0150】上記共通ノードXの電位を固定するラッチ 回路600を、上記弱いラッチ回路とすることで、デー タが共通ノードXに供給されると、すぐに出力電位レベルを反転できるので、高速なデータ伝達が損なわれなく なる。

【0151】図33に示すラッチ回路600は、図29に示す共通ノードX。、共通ノードBX。、図30に示す共通ノードX、、共通ノードBX、、および図31に示す共通ノードXに接続することもできる。

【0152】次に、この発明の第6の実施例に係る半導体集積回路装置について説明する。図34は、この発明の第6の実施例に係る半導体集積回路装置の回路図である。

【0153】図34に示す第6の実施例に係る集積回路 装置は、図1および図2に示す集積回路装置のMOSF 30 ETの導電型を、全て反転させたものである。尚、データ信号伝達用NMOS群には参照符号2N-9~2N-12 を、出力選択用PMOS群には参照符号3P9~3P1 2を、共通ノードBX、をプリチャージするためのPM OSには参照符号4Pを付すことで、図1および図2に示す集積回路装置と対応させ、その説明は省略する。

【0154】この第6の実施例に係る装置の動作原理や、その装置の利点は、第1の実施例と同様である。図35は、第6の実施例に係る装置の動作を示す動作波形図である。

【0155】次に、この発明の第7の実施例に係る半導体集積回路装置について説明する。図36は、この発明の第7の実施例に係る半導体集積回路装置の回路図である。

【0156】図36に示す第7の実施例に係る装置は、 図34に示す装置の共通ノードXに、図33に示した小 さいラッチ回路600を付加したものである。この第7 実施例に係る装置の動作原理や、その装置の利点は、第 1の実施例と同様であり、かつ図33に示した第5の実 施例に係る装置で得られた、動作の安定化、並びに誤動 50 34

作防止という効果が得ることができる。

【0157】上記各実施例により説明したこの発明であると、複数のデータを選択して、次段へ伝達するのに、 寄生容量の影響を軽減でき、また、伝達関値を低く設定 できるために、高速な伝達が可能になる。特に、選択されるデータの数が増えれば増えるほど、その効果が高まる。

## [0159]

【発明の効果】以上説明したようにこの発明によれば、 選択されるデータ数が多いときでも、高速な選択動作が 可能である、半導体集積回路装置を提供することができる。

## 20 【図面の簡単な説明】

【図1】図1はこの発明の第1の実施例に係る半導体集 積回路装置のブロック図。

【図2】図2はこの発明の第1の実施例に係る半導体集 積回路装置の回路図。

【図3】図3はこの発明の第1の実施例に係る半導体集 韓回路装置の動作波形図。

【図4】図4はこの発明の第1の実施例に係る半導体集 額回路装置の寄生容量を示す図。

【図5】図5は従来のマルチプレクサの寄生容量を示す ) 図。

【図6】図6は従来の他のマルチプレクサの寄生容量を 示す図。

【図7】図7はこの発明の第2の実施例に係るDRAMのプロック図。

【図8】図8は図7に示す16メガビットセルアレーのプロック図。

【図9】 図9は図8に示す256キロビットセルアレーのブロック図。

【図10】図10は図9に示すDQバッファの回路図。

40 【図11】図11は図10に示すDQパッファの動作波形図。

【図12】図12は図7に示すリードマルチプレクサ&ライトマルチプレクサのブロック図。

【図13】図13は図12に示すマルチプレクス信号発生回路の回路図。

【図14】図14は図12に示すリードマルチプレクサのプロック図。

【図15】図15は図14に示す第1マルチプレクス段のマルチプレクス回路の回路図。

【図16】図16は図14に示す第2マルチプレクス段

のマルチプレクス回路の回路図。

【図17】図17は出力ビット数を変更できるDRAMのリードマルチプレクサのブロック図。

【図18】図18は図17に示すスイッチ回路の回路 図

【図19】図19は図14に示すリードマルチプレクサの動作波形図。

【図20】図20は図14に示すリードマルチプレクサの動作波形図。

【図21】図21は図7に示すテスト回路の回路図。

【図22】図22は図7に示す選択回路の回路図。

【図23】図23は図15に示すマルチプレクス回路の 動作状態を示す図。

【図24】図24は図15に示すマルチプレクス回路の他の動作状態を示す図。

【図25】図25は図12に示すライトマルチプレクサのプロック図。

【図26】図26は図25に示す選択回路の回路図。

【図27】図27はこの発明の第3の実施例に係るDRAMのプロック図。

【図28】図28は図27に示す16メガビットセルアレーのブロック図。

【図29】図29はこの発明の第3の実施例に係るDRAMが具備する第1マルチプレクス段のマルチプレクス 回路の回路図。

【図30】図30はこの発明の第3の実施例に係るDRAMが具備する第2マルチブレクス段のマルチプレクス 回路の回路図。

【図31】図31はこの発明の第4の実施例に係る半導体集積回路装置の回路図。

【図32】図32は図31に示す選択回路の回路図。

【図33】図33はこの発明の第5の実施例に係る半導体集積回路装置の回路図。

【図34】図34はこの発明の第6の実施例に係る半導体集積回路装置の回路図。

【図35】図35はこの発明の第6の実施例に係る半導体集積回路装置の動作波形図。 \*

[図4]

\*【図36】図36はこの発明の第7の実施例に係る半導体集制回路装置の回路図。

36

【図37】図37は従来のマルチブレクサの回路図。

【図38】図38は従来の他のマルチブレクサの回路 図.

## 【符号の説明】


1 ···配線、2-1~2-14 , 2 ´-1~2 ´-14 ···データ伝 遠用Pチャネル型MOSFET、3-1~3-14, 3´-1 ~3 ´-14 …出力選択用Pチャネル型MOSFET、 10 4、4 ´…プリチャージ用Nチャネル型MOSFET、 10…マルチプレクス信号発生回路、11…リードマル チプレクサ、12…ライトマルチプレクサ、14-1~1 4-12 …マルチプレクス信号発生用ゲート回路、17-1 ~17-4…マルチプレクス回路、18…マルチプレクス 回路、19…正相信号用マルチプレクス回路、20…反 転信号用マルチプレクス回路、21.21 …出力用イ ンパータ、22…正相信号用マルチプレクス回路、23 …反転信号用マルチプレクス回路、24,24~…出力 用インバータ、25…NANDゲート、26…NORゲ 20 ート、27…エクスクルーシブORゲート、28…イン バータ、29、29´…CMOS型のトランスファゲー ト、30、30´…CMOS型のトランスファゲート、 3 1-1~3 1-32 …リードライトデータ線対選択回路、 32-1~32-32 …ドライビング回路活性化回路、35 -1~35-32 …リードライトデータ線対ドライビング回 路、100, 100 ~…データ選択回路、102-1~1 02-12, 102 -1~102 -12 …データ伝達回 路、200, 200´…プリチャージ回路、300…D O線イコライザ、302…伝達ゲート、304…内部D Q線イコライザ、306…センスアンプ、308…RW D線対ドライビング回路、310…RWD線イコライ ザ、400…第1マルチプレクス段、402…第2マル チプレクス段、450…スイッチ回路群、452…出力 パッファ群、454…スイッチ回路、455…信号非活 性化回路、500-1~500-4…データ伝達回路、50


GND PRCH TO THE TOTAL PRICE TO T


A FN-J DI B PN-J C C PN-J D PN-J C PN-J D PN


1-1~501-4…選択回路、600…ラッチ回路。

[図5]












【図12】







માઉમ


[図14]




【図15】










【図38】







【図28】



【图29】

